EPM5192LC-25 vs EPM5192LC-M205A So sánh
So sánh chi tiết song song của EPM5192LC-25 bằng Altera và EPM5192LC-M205A bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LC-25 | EPM5192LC-M205A |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 5000 | MAX 5000 |
| Macrocells | 192 | 192 |
| Logic Elements | 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture) | — |
| Pin-to-Pin Delay (tPD) | 25 ns | — |
| Speed Grade | -25 (25 ns) | — |
| Hộp | JLCC-84 (ceramic J-lead chip carrier) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Programmable Technology | UV-erasable / OTP (EPROM-based) | — |
| Programming Interface | JTAG / Altera programming hardware (legacy) | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature grade] |
| Điện áp cung cấp | 5 V (typical, MAX 5000) | — |
| I/O Standard | TTL-compatible | — |
| Configuration Memory | Non-volatile EPROM (on-chip) | UV-erasable / OTP EPROM |
| Manufacturer | Altera Corporation (now Intel PSG) | — |
| Trạng thái RoHS | Unknown (legacy ceramic package typically non-RoHS) | [DATA_NEEDED: RoHS compliance] |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Array Blocks (LABs) | — | 12 |
| Dedicated Inputs | — | 7 |
| I/O Pins | — | 64 |
| Propagation Delay (tPD) | — | 55 ns |
| Supply Voltage (VCC) | — | 5 V |
| Technology | — | CMOS EPROM (UV-erasable / OTP) |
| Programmable Interconnect | — | Programmable Interconnect Array (PIA) |
| Global Clock Inputs | — | 1 |
| Package Type | — | 205-pin (M205A) |