EPM5192LC1 vs EPM5192LC-2 So sánh
So sánh chi tiết song song của EPM5192LC1 bằng Altera và EPM5192LC-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LC1 | EPM5192LC-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | Complex PLD (CPLD), UV-erasable/OTP | CPLD (Complex Programmable Logic Device) |
| Macrocells | 192 | 192 |
| Equivalent Gates | 3750 | — |
| Dedicated Inputs | 7 | — |
| User I/O Pins | 64 | 64 |
| Hộp | PQCC-84 (JEDEC S-PQCC-J84, 84-lead Plastic Leaded Chip Carrier) | PQCC-84 (PLCC-84, J-lead, surface mount) |
| Nominal Supply Voltage (VCC) | 5 V | — |
| Supply Voltage Range | 4.75 V to 5.25 V | — |
| Tần số xung maksimum | 50 MHz | — |
| Propagation Delay (tPD) | 40 ns | 45 ns (typical, -2 speed grade) |
| Process Technology | CMOS EPROM | CMOS |
| Programming Method | OTP (LC plastic package); UV-erasable equivalents in JC ceramic package | — |
| Operating Temperature (Commercial 'LC') | 0 °C to 70 °C | — |
| Kiểu lắp đặt | Surface Mount | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: pre-RoHS legacy part — likely non-RoHS] |
| JEDEC Package Code | S-PQCC-J84 | — |
| Logic Array Blocks (LABs) | — | 12 |
| Dedicated Input Pins | — | 7 |
| External Clock Inputs | — | 1 |
| Maximum Internal Frequency | — | 50 MHz |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Programming | — | Non-volatile (EPROM/EEPROM-based, in-system programmable via JTAG) |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: commercial/industrial/military grade] |
| Điện áp cung cấp | — | 5 V (typical MAX 5000 family) |