EPM5192LC84-2 vs EPM7128ELC84-12 So sánh
So sánh chi tiết song song của EPM5192LC84-2 bằng Altera và EPM7128ELC84-12 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LC84-2 | EPM7128ELC84-12 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 7000 (MAX 7000E series) |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | — |
| Macrocells | 192 | 128 |
| Hộp | 84-pin PLCC (LC) | 84-pin PLCC (J-Lead, QCCJ) |
| Speed Grade | -2 | — |
| Điện áp cung cấp | 5 V (TTL-compatible I/O) | — |
| Technology | CMOS, UV-erasable / OTP | — |
| Logic Elements | AND-OR array with macrocell flip-flops | — |
| Programming Method | Altera legacy programmer (JEDEC bitstream) | — |
| Nhiệt độ hoạt động | Commercial (0C to +70C) | 0C to +70C (commercial) |
| Kiểu lắp đặt | Surface Mount | Surface Mount (PLCC socket compatible) |
| Trạng thái RoHS | Non-compliant (SnPb lead finish typical for this vintage) | Non-compliant (legacy 5V part, SnPb finish) |
| Trạng thái vòng đời | Obsolete (last Altera MAX 5000 production) | — |
| JTAG Support | Vendor-specific programming interface (pre-IEEE 1532) | — |
| I/O Standard | TTL, 5V CMOS-compatible | — |
| Logic Family | — | CMOS, EEPROM-based |
| Usable Gates | — | 2,500 |
| Logic Array Blocks (LABs) | — | 8 |
| User I/Os | — | 84 |
| Propagation Delay (tpd1) | — | 12 ns |
| Internal Global Clock Frequency | — | 90.9 MHz |
| Setup Time | — | 4.5 ns |
| Supply Voltage (VCCINT / VCCIO) | — | 5 V (4.75 V to 5.25 V) |
| Programming Interface | — | JTAG (IEEE 1149.1) / ISP |
| Số chân | — | 84 |