EPM5192LI-1 vs EPM5192LI-2 So sánh
So sánh chi tiết song song của EPM5192LI-1 bằng Altera và EPM5192LI-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LI-1 | EPM5192LI-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable/OTP Complex PLD) | EPLD (Erasable/OTP Complex PLD) |
| Usable Gates | 3,750 | — |
| Macrocells | 192 | 192 |
| Maximum Toggle Frequency | 40 MHz | — |
| Điện áp cung cấp | 5 V | 4.5 V to 5.5 V |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD in ns at -1 grade] | — |
| User I/O Pins | [DATA_NEEDED: user I/O count for JLCC variant] | — |
| Package Type | JLCC (windowed, ceramic, UV-erasable) | — |
| Process Technology | CMOS EPROM, UV-erasable | — |
| Speed Grade | -1 | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: industrial vs military range] | -40 C to +85 C (industrial) |
| Số chân | [DATA_NEEDED: pin count of LI package] | — |
| Kiểu lắp đặt | Surface Mount (JLCC with J-leads) | Surface Mount |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status of ceramic LI variant] | [DATA_NEEDED: RoHS status] |
| Lead Free | [DATA_NEEDED: lead-free] | — |
| Programmable Interconnect | Programmable Interconnect Array (PIA) | — |
| Architecture | EEPROM/EPROM-based, non-volatile, instant-on | — |
| Logic Array Blocks (LABs) | — | 12 |
| User I/O | — | 64 |
| Total Inputs | — | 72 (7 dedicated + 64 I/O) |
| Propagation Delay (tpd) | — | 55 ns (max) |
| Maximum Internal Frequency | — | 100 MHz |
| Typical Power Dissipation | — | 600 mW at 5 V / 25 C |
| Technology | — | CMOS, UV-erasable / OTP |
| Hộp | — | 84-pin PLCC (J-lead), JEDEC S-PQCC-J84 |
| Design Toolchain | — | Altera MAX+plus II |