EPM5192LI-2 vs EPM5192LC84-2 So sánh
So sánh chi tiết song song của EPM5192LI-2 bằng Altera và EPM5192LC84-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192LI-2 | EPM5192LC84-2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (Erasable/OTP Complex PLD) | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| User I/O | 64 | — |
| Total Inputs | 72 (7 dedicated + 64 I/O) | — |
| Propagation Delay (tpd) | 55 ns (max) | — |
| Maximum Internal Frequency | 100 MHz | — |
| Điện áp cung cấp | 4.5 V to 5.5 V | 5 V (TTL-compatible I/O) |
| Nhiệt độ hoạt động | -40 C to +85 C (industrial) | Commercial (0C to +70C) |
| Typical Power Dissipation | 600 mW at 5 V / 25 C | — |
| Technology | CMOS, UV-erasable / OTP | CMOS, UV-erasable / OTP |
| Hộp | 84-pin PLCC (J-lead), JEDEC S-PQCC-J84 | 84-pin PLCC (LC) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Non-compliant (SnPb lead finish typical for this vintage) |
| Design Toolchain | Altera MAX+plus II | — |
| Speed Grade | — | -2 |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| Trạng thái vòng đời | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |