EPM7128AETC144-10N vs EPM7128AETC144-7N So sánh

So sánh chi tiết song song của EPM7128AETC144-10N bằng Intel và EPM7128AETC144-7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Intel
EPM7128AETC144-10N EPM7128AETC144-10N - MAX 7000A CPLD, 128 Macros, 144-TQFP | Intel

EPM7128AETC144-10N - MAX 7000A CPLD, 128 Macros, 144-TQFP | Intel

EPM7128AETC144-10N ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM7128AETC144-10N EPM7128AETC144-7N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động Hoạt động
Family MAX 7000A MAX 7000A
Number of Macros 128 —
Logic Gates 2,500 usable gates 2500 (2.5K gates)
Number of I/O Pins 100 (max user I/O) —
Propagation Delay (tPD) 10 ns (grade -10) —
Internal Frequency Up to 250 MHz —
Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Standards 2.5 V / 3.3 V / 5 V multiVolt —
Configuration Memory CMOS EEPROM (non-volatile) —
JTAG Support IEEE 1149.1 compliant boundary-scan —
Hộp 144-pin TQFP (T144) 144-pin TQFP
Kiểu lắp đặt Surface Mount Surface Mount
Nhiệt độ hoạt động 0 C to +70 C (commercial) 0C to +70C (commercial)
Trạng thái RoHS [DATA_NEEDED: rohs status] Compliant
Lead-Free [DATA_NEEDED: lead-free status] Yes
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 128
User I/Os — 36 (in 144-pin TQFP)
Maximum Operating Frequency — 129.9 MHz
Pin-to-Pin Delay — 7.5 ns
Propagation Delay (tpd) — 7.5 ns
Process Technology — CMOS, EEPROM-based
Programmability — In-System Programmable (ISP) via JTAG
Boundary-Scan Test — IEEE Std 1149.1 (JTAG)
Pin-Compatible With — MAX 7000S 5.0V family (144-pin TQFP)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá