EPM7128EQI100-15 vs EPM7128SQI100-10N So sánh

So sánh chi tiết song song của EPM7128EQI100-15 bằng Altera và EPM7128SQI100-10N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM7128EQI100-15 EPM7128SQI100-10N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 7000 MAX 7000S
Device Type CPLD - Complex Programmable Logic Device CPLD - Complex Programmable Logic Device
Macrocells 128 128
Usable Gates 2.5K 2,500 (up to 5,000 usable in family)
Logic Array Blocks (LABs) 8 (16 macrocells each) 4
User I/O Pins 84 —
Pin-to-Pin Propagation Delay (tPD) 15 ns —
Maximum Operating Frequency 76.9 MHz 100 MHz
Supply Voltage (VCCINT/VCCIO) 4.75 V to 5.25 V (5 V nominal) —
Nhiệt độ hoạt động -40 °C to +85 °C (industrial grade, "I" suffix) -40C to +85C (Industrial grade, 'I' suffix)
Hộp 100-pin PQFP (BQFP, 14x20 mm) 100-pin PQFP (Plastic Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Programming Technology EEPROM (non-volatile, in-system programmable) —
Boundary Scan IEEE 1149.1 (JTAG) compliant —
Trạng thái RoHS Compliant (lead-free; verify per lot) —
Manufacturer Altera (now Intel FPGA) —
Maximum User I/Os — 84
Pin-to-Pin Logic Delay (tPD) — 10 ns
Counter Frequency (family max) — 175.4 MHz
Supply Voltage - Core (VCCINT) — 5.0 V
Supply Voltage - I/O (VCCIO) — 2.5 V / 3.3 V / 5.0 V (multiVolt)
Technology — CMOS, EEPROM-based configuration
Programming Interface — JTAG (IEEE Std. 1149.1) / ByteBlaster
RoHS Compliance — Compliant (lead-free, 'N' suffix)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá