EPM7128SQC100-10 vs EPM7128SQC100-10N So sánh
So sánh chi tiết song song của EPM7128SQC100-10 bằng Altera và EPM7128SQC100-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM7128SQC100-10N - MAX 7000 128-Macro-Cell CPLD, 10ns | Altera
EPM7128SQC100-10N ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPM7128SQC100-10 | EPM7128SQC100-10N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Hoạt động |
| Family | MAX 7000S | MAX 7000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | 128 |
| Logic Elements / Gates | 2,500 usable gates | — |
| Maximum User I/O | 84 | — |
| Logic Array Blocks (LABs) | 16 | 8 (16 macro cells each) |
| Maximum Operating Frequency | 100 MHz | — |
| Pin-to-Pin Logic Delay (tPD) | 10 ns | — |
| Điện áp cung cấp | 5 V | — |
| Process Technology | 5V CMOS, EEPROM-based | — |
| Programmability | In-System Programmable (ISP) via JTAG | — |
| Hộp | 100-pin PQFP (Plastic Quad Flat Pack) | 100-pin PQFP (BQFP) |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | -40C to +85C (industrial) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: rohs_status] | — |
| Usable Gates | — | 2,500 |
| User I/O Pins | — | 84 |
| Propagation Delay (tPD) | — | 10 ns |
| Maximum Frequency | — | 100 MHz |
| Supply Voltage (VCCINT) | — | 5 V (4.75 V to 5.25 V) |
| I/O Voltage Tolerance | — | 3.3 V or 5 V (MultiVolt interface) |
| Configuration Memory | — | EEPROM (non-volatile) |
| Programming Interface | — | JTAG (IEEE Std 1149.1), 4-pin |
| Lead-Free / RoHS Status | — | Lead-free (N suffix) |
| Architecture Generation | — | Second-generation MAX |