EPM7192SQC160-7N vs EPM7192SQC160-10N So sánh
So sánh chi tiết song song của EPM7192SQC160-7N bằng Altera và EPM7192SQC160-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM7192SQC160-7N - MAX 7000S 192-Macro CPLD, 7.5ns, PQFP-160 | Altera
EPM7192SQC160-7N ObsoleteAltera
EPM7192SQC160-10N - 192-Macrocell MAX 7000S CPLD, 10ns, 160-Pin PQFP | Altera
EPM7192SQC160-10N NrndSo sánh thông số kỹ thuật
| Tham số | EPM7192SQC160-7N | EPM7192SQC160-10N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | MAX 7000S | MAX 7000 |
| Logic Family | CMOS | — |
| Macro Cells | 192 | — |
| Usable Gates | 3,750 | 3,750 |
| User I/Os | 124 | — |
| Propagation Delay (tPD) | 7.5 ns | — |
| Internal Counter Frequency | 167 MHz | — |
| Số chân | 160 | — |
| Package Type | PQFP (Plastic Quad Flat Pack) | — |
| Supply Voltage (VCCINT) | 5.0 V | 5.0 V |
| I/O Voltage (VCCIO) | 3.3 V / 5.0 V selectable | — |
| Programmability | EEPROM, In-System (JTAG ISP) | — |
| JTAG Support | IEEE 1149.1 Boundary Scan | — |
| Nhiệt độ hoạt động | 0 C to 70 C (Commercial) | [DATA_NEEDED: commercial/industrial grade] |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Lead-Free (Pb-Free) | Yes (N suffix) | — |
| Trạng thái RoHS | Compliant (Pb-free terminal finish) | [DATA_NEEDED: RoHS compliance status] |
| Series | — | MAX 7000S |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macrocells | — | 192 |
| Logic Array Blocks (LABs) | — | 12 |
| User I/O Pins | — | 124 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Maximum Operating Frequency | — | 100 MHz |
| Process Technology | — | 0.30 µm CMOS EEPROM |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Hộp / Vỏ | — | 160-BQFP (PQFP, 0.65 mm pitch) |