EPM7256SRC208-10N vs EPM7256SQC208-7N So sánh
So sánh chi tiết song song của EPM7256SRC208-10N bằng Intel và EPM7256SQC208-7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM7256SRC208-10N | EPM7256SQC208-7N |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Family | MAX 7000S | MAX 7000S |
| Macrocells | 256 | 256 |
| Usable Gates | 5,000 | 5,000 |
| User I/O Pins | 164 | 164 |
| Pin-to-Pin Delay (tPD) | 10 ns | 7.5 ns |
| Maximum Counter Frequency | 100 MHz | — |
| Điện áp cung cấp | 5.0 V | — |
| Configuration Memory | EEPROM (non-volatile) | Non-volatile EEPROM (no external config needed) |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| Hộp | 208-pin RQFP (PowerQuad Flat Pack) | 208-pin PQFP (Plastic Quad Flat Pack) |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | Commercial (0C to +70C) |
| Trạng thái RoHS | Compliant (N suffix = lead-free) | Compliant (N suffix = lead-free) |
| Logic Levels | 5.0 V TTL/CMOS compatible | — |
| Number of Logic Array Blocks | [DATA_NEEDED: number of LABs] | — |
| Maximum User Flash Memory | [DATA_NEEDED: user flash memory] | — |
| Logic Array Blocks (LABs) | — | 16 |
| Speed Grade | — | -7 (7.5 ns pin-to-pin) |
| Maximum Frequency | — | 128.2 MHz |
| Supply Voltage (VCC) | — | 5 V |
| Technology | — | CMOS EEPROM |
| JTAG Interface | — | IEEE 1149.1 boundary-scan (ISP capable) |
| Minimum DC Input Voltage | — | -0.5 V |
| Input Undershoot Tolerance | — | -2.0 V for <100 mA, <20 ns |
| Open-Drain Output | — | Optional per I/O pin |