EPM9320LI84-20 vs EPM9320ALC84-20 So sánh
So sánh chi tiết song song của EPM9320LI84-20 bằng Altera và EPM9320ALC84-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM9320LI84-20 | EPM9320ALC84-20 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Manufacturer | Altera (acquired by Intel) | — |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 320 | 320 |
| User I/Os | 60 | — |
| Hộp | 84-PLCC (J-Lead, plastic LCC) | PLCC-84 |
| Propagation Delay (tPD) | 20 ns | — |
| Internal Frequency | 118 MHz | — |
| Điện áp cung cấp | 5.0 V | 5.0 V |
| Logic Family | CMOS, EEPROM-based | — |
| Architecture | Multiple Array MatriX (MAX) - third generation | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| Nhiệt độ hoạt động | -40 C to +85 C (industrial) | [DATA_NEEDED: commercial or industrial grade] |
| Kiểu lắp đặt | Surface Mount (PLCC socket-compatible) | Surface Mount (PLCC socket compatible) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: per Altera datasheet] |
| Process Technology | High-performance CMOS EEPROM | 0.5 µm CMOS EEPROM |
| Logic Array Blocks (LABs) | — | 16 |
| Maximum User I/Os | — | 212 |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| Programmability | — | In-system via IEEE 1149.1 JTAG |
| Configuration Memory | — | Non-volatile EEPROM |
| Boundary Scan | — | JTAG IEEE 1149.1 |
| Design Software | — | MAX+PLUS II / Quartus II (legacy) |