EPM9320LI84-20N vs EPM9320LC84-20 So sánh
So sánh chi tiết song song của EPM9320LI84-20N bằng Altera và EPM9320LC84-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM9320LI84-20N | EPM9320LC84-20 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD - Complex Programmable Logic Device |
| Macrocells | 320 | 320 |
| Usable Gates | 6,000 to 12,000 | — |
| User I/O Pins | 60 | — |
| Total Pins | 84 | — |
| Hộp | PLCC-84 (Plastic Leaded Chip Carrier, J-lead) | PLCC-84 (Plastic Leaded Chip Carrier) |
| Propagation Delay (tPD) | 20 ns (speed grade -20) | 16 ns |
| Pin-to-Pin Delay | 16 ns (per DigChip spec block) | — |
| Maximum Counter Frequency | 118 MHz | — |
| Logic Family | CMOS, EEPROM-based | CMOS (EEPROM-based) |
| Điện áp cung cấp | 5.0 V | 5.0 V |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial) | 0 C to 70 C |
| Programming Interface | IEEE 1149.1 JTAG, in-system programmable | — |
| Architecture | Multiple Array MatriX (MAX) - third generation | Multiple Array MatriX (MAX), 3rd generation |
| Process Technology | Advanced CMOS EEPROM | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| User I/Os | — | 60 |
| Pins | — | 84 |
| Internal Counter Frequency | — | 118 MHz |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Dedicated Inputs | — | 4 (global clock / clear / OE) |
| PCI Compliance | — | PCI Local Bus Specification Rev. 2.2 |