EPM9400RC208-20 vs EPM9320RC208-20N So sánh

So sánh chi tiết song song của EPM9400RC208-20 bằng Altera và EPM9320RC208-20N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9400RC208-20 EPM9320RC208-20N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 —
Programmable Type In System Programmable (ISP) —
Macro Cells 400 320
Usable Gates 8,000 6,000
Pin-to-Pin Propagation Delay 20 ns —
Maximum Operating Frequency 100 MHz 100 MHz
Supply Voltage (Internal) 4.75 V to 5.25 V —
Configuration Technology EEPROM-based (non-volatile) —
JTAG Interface IEEE Std. 1149.1 —
Hộp 208-pin RQFP (28x28 mm) 208-pin RQFP (PowerQuad II)
Supplier Device Package 208-RQFP —
Kiểu lắp đặt Surface Mount Surface Mount
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Number of I/O Pins [DATA_NEEDED: user I/O count] —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Cấp MSL [DATA_NEEDED: moisture sensitivity level] [DATA_NEEDED: MSL level]
Speed Grade -20 (20 ns) —
Device Family — MAX 9000
Logic Type — Complex Programmable Logic Device (CPLD)
Logic Array Blocks — 20
Maximum Pin-to-Pin Delay (tPD) — 20 ns
Điện áp cung cấp — 5.0 V
Configuration Memory — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
User I/O Pins — 168
Lead Finish — [DATA_NEEDED: lead finish]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá