MPC8548ECVTAQGD vs MPC8548EVTAVHD557 So sánh
So sánh chi tiết song song của MPC8548ECVTAQGD bằng NXP Semiconductors và MPC8548EVTAVHD557 bằng NXP Semiconductors. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | MPC8548ECVTAQGD | MPC8548EVTAVHD557 |
|---|---|---|
| Thương hiệu | NXP Semiconductors | NXP Semiconductors |
| Danh mục | Microcontrollers | Microcontrollers |
| Trạng thái vòng đời | Obsolete | NRND |
| Core Processor | PowerPC e500 | — |
| Number of Cores | 1 | — |
| Core Architecture | 32-Bit Power Architecture | — |
| Core Frequency | 1.0 GHz | 1.5 GHz |
| Co-Processors / DSP | Signal Processing Engine (SPE); Security Engine (SEC) | — |
| Memory Controllers | DDR, DDR2, SDRAM | — |
| Graphics Acceleration | No | — |
| Ethernet | Gigabit Ethernet (multiple MACs, SGMII) | — |
| PCI Interfaces | PCI, PCI-X, PCI Express | — |
| Serial RapidIO (SRIO) | Yes | — |
| Process Technology | 0.09 um CMOS | — |
| Điện áp cung cấp | 1.8 V / 2.5 V / 3.3 V | 1.0 V core / 1.5 V DDR / 1.8 V / 2.5 V / 3.3 V I/O |
| Hộp | 783-pin FCBGA (29x29 mm) | 783-ball FCBGA, 29x29 mm |
| Nhiệt độ hoạt động | -40 C to +105 C | 0 C to +105 C (extended) |
| Silicon Revision | R3.0 | — |
| Series | MPC85xx (PowerQUICC III) | — |
| Kiểu lắp đặt | Surface Mount | — |
| Trạng thái RoHS | Compliant | Compliant (lead-free FCBGA) |
| Family | — | PowerQUICC III (MPC85xx) |
| Core | — | Power Architecture e500, 32-bit |
| Instruction Set | — | Power Architecture Book E + signal-processing engine |
| FPU | — | Double-precision hardware FPU |
| L1 Cache | — | 32 KB instruction + 32 KB data |
| L2 Cache | — | [DATA_NEEDED: L2 cache size] |
| Security Engine | — | SEC 2.0 (IPsec, SSL/TLS, 3DES, AES, SHA, RSA, ECC) |
| Gigabit Ethernet | — | 3x 10/100/1000 enhanced GETH with SGMII / RGMII / RTBI |
| PCI Express | — | 2x PCIe interfaces (x1/x2/x4 capable) |
| Serial RapidIO | — | 2x SRIO ports (1x/4x lane) |
| DDR Memory Controller | — | 2x 64-bit DDR2 with ECC, up to 533 MHz |
| PCI / PCI-X | — | 2x 64-bit PCI / PCI-X controllers |
| Local Bus | — | 8-bit / 16-bit / 32-bit Local Bus + GPIO |
| Serial I/O | — | 4x I2C, 2x UART, DUART, SPI |
| Process Node | — | 90 nm CMOS |