RTAX250SL-1CG624B vs RTAX250SL-1CG624E So sánh
So sánh chi tiết song song của RTAX250SL-1CG624B bằng Microchip Technology và RTAX250SL-1CG624E bằng Microchip Technology. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Microchip Technology
RTAX250SL-1CG624B - 250K-Gate Rad-Tolerant FPGA | Microchip
RTAX250SL-1CG624B ✓ Hoạt độngMicrochip Technology
RTAX250SL-1CG624E - 250K Gate Rad-Tolerant FPGA, CCGA-624 | Microchip
RTAX250SL-1CG624E ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | RTAX250SL-1CG624B | RTAX250SL-1CG624E |
|---|---|---|
| Thương hiệu | Microchip Technology | Microchip Technology |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Family | RTAX-SL (RTAX-S/SL RadTolerant FPGAs) | — |
| Equivalent System Gates | 250000 gates | 250,000 gates |
| Logic Cells (CLBs) | 2816 CLBs | — |
| Tần số xung maksimum | 649 MHz | — |
| CLB Combinatorial Delay (Max) | 0.930 ns | — |
| Process Technology | 0.15 um | 0.15 um CMOS |
| Core Supply Voltage | 1.5 V | 1.5 V (1.425 V to 1.575 V) |
| Hộp | 624-Pin CCGA (Ceramic Column Grid Array) | 624-ball Ceramic Column Grid Array (CCGA-624) |
| Speed Grade | -1 | — |
| Ordering Format | Box | — |
| Programming Technology | Antifuse (one-time programmable, live-at-power-up) | — |
| Embedded Memory | Embedded SRAM with built-in FIFO control logic | Embedded SRAM with built-in FIFO control logic |
| Nhiệt độ hoạt động | [DATA_NEEDED: Operating Temperature Range] | -55C to +125C |
| Maximum I/O Count | [DATA_NEEDED: I/O count for CG624 package] | — |
| Total Ionizing Dose (TID) Tolerance | [DATA_NEEDED: TID rating] | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount (ceramic column grid array) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Configurable Logic Blocks (CLBs) | — | 2816 |
| Logic Cells | — | 4224 |
| User I/O | — | 248 inputs / 248 outputs |
| Maximum Combinatorial Delay (CLB) | — | 0.93 ns |
| Maximum System Frequency | — | 649 MHz |
| Logic Family | — | CMOS |
| Radiation Tolerance | — | SEU-immune to specified LET threshold; SEU rate < 10-10 errors/bit-day |
| SEU Mitigation | — | SEU-hardened registers (no external TMR required) |
| Configuration | — | Live-at-power-up, true single-chip operation |
| I/O Supply Voltage | — | [DATA_NEEDED: I/O bank voltage] |