EPC2LC20 vs EPC1LC20C مقارنة

مقارنة تفصيلية جنبًا إلى جنب لـ EPC2LC20 بواسطة Altera و EPC1LC20C بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.

مقارنة المواصفات

المعامل EPC2LC20 EPC1LC20C
العلامة التجارية Altera Altera
الفئة Memory ICs FPGA & CPLD
حالة دورة الحياة NRND NRND
نوع الذاكرة Non-volatile configuration PROM Serial Configuration Flash
حجم الذاكرة 1.6 Mbit 1 Mbit (1,048,576 bits)
Configuration Interface Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE —
Programming Interface IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant —
Supply Voltage VCC 3.0 V to 3.6 V (3.3-V operation) —
ISP Voltage Range 5.0 V or 3.3 V —
Supported FPGA Families ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000 —
Cascade Support Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams —
العلبة 20-pin PLCC (J-lead, 9x9 mm) 20-pin LCC (Leadless Chip Carrier)
نوع التركيب Surface Mount Surface Mount (ceramic)
درجة حرارة التشغيل -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet] -40C to +85C (industrial)
حالة RoHS Non-Compliant (original Altera Pb-containing part) [DATA_NEEDED: RoHS compliance status]
Lead-Free Version EPC2LC20N available as lead-free equivalent —
Programming Support Altera Programming Unit (APU), Quartus II, JTAG programmer —
Boundary-Scan IEEE 1149.1 compliant, 8-bit or 16-bit JTAG —
Configuration Clock (DCLK) — 8 MHz maximum
الواجهة — Serial (DATA/DCLK) + JTAG (IEEE 1149.1)
جهد التغذية — 3.3 V or 5.0 V
Programmability — In-system via JTAG
Cascading Support — Yes (nCS, CS pins)
Compatible FPGA Families — FLEX 10K, ACEX 1K, APEX 20K
JTAG Pins — TCK, TMS, TDI, TDO
Configuration Mode — Slave-serial (FPGA-master)
مستوى MSL — MSL3 (ceramic, floor life 168 hours)

أوراق البيانات والموارد

تصفح جميع المنتجات إنشاء BOM طلب عرض سعر