EPM3512AQC210-7 vs EPM3512AFC256-7N مقارنة
مقارنة تفصيلية جنبًا إلى جنب لـ EPM3512AQC210-7 بواسطة Altera و EPM3512AFC256-7N بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.
Altera
EPM3512AFC256-7N - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera
EPM3512AFC256-7N Obsoleteمقارنة المواصفات
| المعامل | EPM3512AQC210-7 | EPM3512AFC256-7N |
|---|---|---|
| العلامة التجارية | Altera | Altera |
| الفئة | FPGA & CPLD | FPGA & CPLD |
| حالة دورة الحياة | NRND | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/O Pins | 172 | — |
| Dedicated Input Pins | 12 | — |
| العلبة | PQFP-208 | 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch |
| عدد الأطراف | 208 | — |
| نوع التركيب | Surface Mount | Surface Mount |
| Operating Voltage (Core) | 3.3 V | — |
| Min Supply Voltage | 3.0 V | — |
| Max Supply Voltage | 3.6 V | — |
| I/O Voltage Support | 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) | — |
| Pin-to-Pin Delay | 7 ns (speed grade -7) | — |
| Speed Grade | 7 ns | — |
| In-System Programmability | Yes (JTAG, IEEE 1149.1) | IEEE Std. 1532 compliant |
| درجة حرارة التشغيل | [DATA_NEEDED: operating temperature range] | 0 C to 70 C (commercial) |
| Non-Volatile Configuration | Yes (EEPROM-based) | — |
| حالة RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status] |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 10,000 |
| User I/Os | — | 208 |
| Logic Blocks | — | 16 (32 macrocells each) |
| Propagation Delay (tPD) | — | 7.5 ns |
| Maximum Internal Frequency (fMAX) | — | 116.3 MHz |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V or 2.5 V |
| 5V Tolerant I/O | — | Yes |
| Programming Interface | — | JTAG (IEEE 1149.1) |
| Process Technology | — | CMOS EEPROM, 0.30 um |