EPM3512AQC210-7 vs EPM3512AFC256-7N So sánh

So sánh chi tiết song song của EPM3512AQC210-7 bằng Altera và EPM3512AFC256-7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3512AQC210-7 EPM3512AFC256-7N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 172 —
Dedicated Input Pins 12 —
Hộp PQFP-208 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch
Số chân 208 —
Kiểu lắp đặt Surface Mount Surface Mount
Operating Voltage (Core) 3.3 V —
Min Supply Voltage 3.0 V —
Max Supply Voltage 3.6 V —
I/O Voltage Support 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) —
Pin-to-Pin Delay 7 ns (speed grade -7) —
Speed Grade 7 ns —
In-System Programmability Yes (JTAG, IEEE 1149.1) IEEE Std. 1532 compliant
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] 0 C to 70 C (commercial)
Non-Volatile Configuration Yes (EEPROM-based) —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Product Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 10,000
User I/Os — 208
Logic Blocks — 16 (32 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 116.3 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
5V Tolerant I/O — Yes
Programming Interface — JTAG (IEEE 1149.1)
Process Technology — CMOS EEPROM, 0.30 um

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá