EPM9320LC84-10 vs EPM9320LI84-20N مقارنة

مقارنة تفصيلية جنبًا إلى جنب لـ EPM9320LC84-10 بواسطة Intel و EPM9320LI84-20N بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.

مقارنة المواصفات

المعامل EPM9320LC84-10 EPM9320LI84-20N
العلامة التجارية Intel Altera
الفئة FPGA & CPLD FPGA & CPLD
حالة دورة الحياة NRND Obsolete
Family MAX 9000 EPLD MAX 9000
Device EPM9320 —
Macrocells 320 320
Usable Gates 6000 (typical) 6,000 to 12,000
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 168 (varies by package) —
Pin-to-Pin Logic Delay (tPD) 10 ns —
Maximum Frequency (fCNT) [DATA_NEEDED: fCNT in MHz] —
Supply Voltage (VCC) 5.0 V (typical, see datasheet) —
Process Technology 0.7 µm CMOS EEPROM/UV-EPROM Advanced CMOS EEPROM
العلبة 84-pin PLCC (JEDEC MO-047) PLCC-84 (Plastic Leaded Chip Carrier, J-lead)
نوع التركيب Surface Mount (PLCC socket also common) —
درجة حرارة التشغيل 0C to +70C (commercial) [DATA_NEEDED: exact grade suffix] 0 C to +70 C (commercial)
Programming Interface JTAG (IEEE 1149.1) boundary-scan, Altera ByteBlaster compatible IEEE 1149.1 JTAG, in-system programmable
Configuration Non-volatile EEPROM (instant-on, no boot PROM) —
حالة RoHS ROHS3 Compliant (per fpgalink listing) [DATA_NEEDED: RoHS compliance status]
مستوى حساسية الرطوبة (MSL) MSL-3, 168 hours (per fpgalink listing) —
Manufacturer Lead Time 1-7 days (per fpgalink listing) —
Device Type — CPLD (Complex Programmable Logic Device)
User I/O Pins — 60
Total Pins — 84
Propagation Delay (tPD) — 20 ns (speed grade -20)
Pin-to-Pin Delay — 16 ns (per DigChip spec block)
Maximum Counter Frequency — 118 MHz
Logic Family — CMOS, EEPROM-based
جهد التغذية — 5.0 V
Architecture — Multiple Array MatriX (MAX) - third generation

أوراق البيانات والموارد

تصفح جميع المنتجات إنشاء BOM طلب عرض سعر