EPM9320LC84-10 vs EPM9320LI84-20N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM9320LC84-10 নির্দিষ্ট Intel ও EPM9320LI84-20N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM9320LC84-10 EPM9320LI84-20N
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family MAX 9000 EPLD MAX 9000
Device EPM9320 —
Macrocells 320 320
Usable Gates 6000 (typical) 6,000 to 12,000
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 168 (varies by package) —
Pin-to-Pin Logic Delay (tPD) 10 ns —
Maximum Frequency (fCNT) [DATA_NEEDED: fCNT in MHz] —
Supply Voltage (VCC) 5.0 V (typical, see datasheet) —
Process Technology 0.7 µm CMOS EEPROM/UV-EPROM Advanced CMOS EEPROM
প্যাকেজ 84-pin PLCC (JEDEC MO-047) PLCC-84 (Plastic Leaded Chip Carrier, J-lead)
মাউন্টিং টাইপ Surface Mount (PLCC socket also common) —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) [DATA_NEEDED: exact grade suffix] 0 C to +70 C (commercial)
Programming Interface JTAG (IEEE 1149.1) boundary-scan, Altera ByteBlaster compatible IEEE 1149.1 JTAG, in-system programmable
Configuration Non-volatile EEPROM (instant-on, no boot PROM) —
RoHS স্ট্যাটাস ROHS3 Compliant (per fpgalink listing) [DATA_NEEDED: RoHS compliance status]
আর্দ্রতা সংবেদনশীলতার মাত্রা (MSL) MSL-3, 168 hours (per fpgalink listing) —
Manufacturer Lead Time 1-7 days (per fpgalink listing) —
Device Type — CPLD (Complex Programmable Logic Device)
User I/O Pins — 60
Total Pins — 84
Propagation Delay (tPD) — 20 ns (speed grade -20)
Pin-to-Pin Delay — 16 ns (per DigChip spec block)
Maximum Counter Frequency — 118 MHz
Logic Family — CMOS, EEPROM-based
সাপ্লাই ভোল্টেজ — 5.0 V
Architecture — Multiple Array MatriX (MAX) - third generation

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট