MPC8247CZQTIEA vs MPC8247CVRTIEA557 مقارنة
مقارنة تفصيلية جنبًا إلى جنب لـ MPC8247CZQTIEA بواسطة NXP Semiconductors و MPC8247CVRTIEA557 بواسطة NXP Semiconductors. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.
NXP Semiconductors
MPC8247CZQTIEA - PowerQUICC II 400MHz MPU, 516-PBGA | NXP
MPC8247CZQTIEA ✗ انتهى عمره الإنتاجيNXP Semiconductors
MPC8247CVRTIEA557 - PowerQUICC II 400MHz MPU, PBGA-516 | NXP
MPC8247CVRTIEA557 Nrndمقارنة المواصفات
| المعامل | MPC8247CZQTIEA | MPC8247CVRTIEA557 |
|---|---|---|
| العلامة التجارية | NXP Semiconductors | NXP Semiconductors |
| الفئة | Microcontrollers | Microcontrollers |
| حالة دورة الحياة | نهاية العمر الإنتاجي | NRND |
| Manufacturer | NXP Semiconductors | NXP Semiconductors |
| Series | PowerQUICC II | — |
| Core Processor | PowerPC G2_LE | — |
| Core Architecture | 32-bit Power Architecture | PowerPC G2_LE |
| Core Count | 1 | 1 |
| Core Speed | 400 MHz | — |
| العلبة | 516-PBGA (TEPBGA) 27x27 mm | 516-ball PBGA, 27x27 mm |
| نوع التركيب | Surface Mount (BGA) | Surface Mount |
| درجة حرارة التشغيل | -40C to +105C (Industrial) | — |
| جهد التغذية | 3.3 V core/IO | — |
| Process Technology | 0.13 um CMOS | — |
| Integrated Peripherals | CPM, PCI 2.2, USB 1.1, 2x 10/100 Ethernet MAC | — |
| SDRAM Controller | PC-133 SDRAM, 32-bit data | — |
| DMA Channels | 4 | — |
| Ethernet | Dual 10/100 MII/RMII MAC | Dual 10/100 Mbps Fast Ethernet MACs (via CPM) |
| حالة RoHS | Compliant | Compliant |
| مستوى MSL | 3 (per JEDEC J-STD-020) | [DATA_NEEDED: MSL level] |
| Lifecycle | End of Life (per NXP product page) | — |
| Product Family | — | PowerQUICC II (MPC82xx) |
| Bit Width | — | 32-bit |
| Maximum Core Frequency | — | 400 MHz |
| نطاق درجة حرارة التشغيل | — | -40 C to +105 C |
| Package Family | — | PBGA (Plastic Ball Grid Array) |
| Communications Processor Module (CPM) | — | Yes (integrated, with PCI, USB, Fast Ethernet MACs) |
| PCI Interface | — | 32-bit, up to 66 MHz |
| USB Interface | — | USB 1.1 (host and slave) |
| L1 Cache | — | 16 KB unified instruction/data |
| Lead-Free | — | Yes |
| AEC-Q100 | — | Not qualified |
| DDR Memory Controller | — | [DATA_NEEDED: DDR generation and width] |