EP1810LI-25 vs EP1810LI-45 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP1810LI-25 নির্দিষ্ট Altera ও EP1810LI-45 নির্দিষ্ট Rochester Electronics. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP1810LI-25 EP1810LI-45
ব্র্যান্ড Altera Rochester Electronics
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete সক্রিয়
Family Altera Classic EPLD Altera Classic
Device Type EPLD (Erasable Programmable Logic Device), UV-erasable / OTP —
Macrocells 48 48
Usable Gates 900 900
Propagation Delay (tPD) 25 ns —
Maximum Counter Frequency 40 MHz —
Supply Voltage (VCC) 4.5 V to 5.5 V (nominal 5 V) —
I/O Pins 48 —
Dedicated Inputs 12 —
Global Clock Inputs 4 —
Interconnect Programmable global and local buses —
প্যাকেজ 68-pin PLCC (J68, J-Lead) 68-pin PLCC / PQCC68 (J-Lead)
JESD-30 Package Code S-PQCC-J68 —
Process Technology CMOS —
Operating Temperature (Industrial 'I' suffix) -40 C to +85 C —
Programming Mode EPROM/UV-erasable (windowed) and OTP —
Development Tool Altera MAX+PLUS II —
RoHS স্ট্যাটাস unknown [DATA_NEEDED: RoHS status]
Lead-Free Status unknown —
Product Type — EPLD (Erasable Programmable Logic Device)
Maximum User I/O — 64 inputs / 48 outputs
Pin-to-Pin Logic Delay (tPD) — 45 ns
Counter Frequency (fCNT) — up to 100 MHz
Setup Time (tSU) — [DATA_NEEDED: setup time]
Technology — CMOS, UV-erasable EPROM configuration
সাপ্লাই ভোল্টেজ — 5 V
অপারেটিং তাপমাত্রার পরিসর — -40 C to +85 C (Industrial, 'I' suffix)
Logic Blocks — 12 LABs of 4 macrocells each
Configuration Memory — Non-volatile UV-erasable EPROM
Programming Method — Altera programming hardware with MAX+PLUS II / legacy tools
Manufacturer — Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট