EP1SGX25DF672C5 vs EP1SGX25DF67216 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP1SGX25DF672C5 নির্দিষ্ট Intel ও EP1SGX25DF67216 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP1SGX25DF672C5 EP1SGX25DF67216
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Manufacturer Intel (formerly Altera) —
Series Stratix GX —
Logic Family CMOS —
Device Type FPGA (Field Programmable Gate Array) —
Logic Elements 25,660 25,660
Embedded Memory Bits 1,944,576 —
User I/Os 455 —
Number of Pins / Terminals 672 —
Package Type FBGA-672 (672-BGA, 33 × 33 mm, 1 mm pitch) —
Package Code BGA, Square —
মাউন্টিং টাইপ Surface Mount Surface Mount (BGA)
সাপ্লাই ভোল্টেজ 1.5 V (core) —
Speed Grade C5 —
অপারেটিং তাপমাত্রা 0 °C to +85 °C (Commercial) Industrial, -40C to +100C (I-suffix family)
Lead Free / RoHS Lead Free, RoHS compliant —
Embedded Transceivers Up to 20 channels (3.125 Gbps) —
Family — Stratix GX
Total RAM Bits — 1,944,576
Embedded Multipliers (18x18) — [DATA_NEEDED: 18x18 multiplier count]
Number of PLLs — 4
Number of Transceiver Channels — 8 (4 in each of 2 banks)
Max Transceiver Data Rate — 3.1875 Gbps per channel
Min Transceiver Data Rate — 500 Mbps
Core Supply Voltage — 1.5 V
Auxiliary Supply Voltage — 3.3 V
I/O Supply Voltage — 1.5 V / 1.8 V / 2.5 V / 3.3 V (per bank)
Maximum User I/O Pins — [DATA_NEEDED: user I/O count for DF672 package]
প্যাকেজ — 672-ball FineLine BGA (DF672)
On-Die Termination — Yes, 100-ohm differential
Pre-emphasis / Equalization — Programmable (transmitter pre-emphasis; receiver adaptive equalization)
Configuration Schemes — Passive serial, fast passive parallel, JTAG, Altera enhanced configuration
RoHS স্ট্যাটাস — Lead-free / RoHS compliant (per Altera product family documentation)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট