EP20K400GI655-1V vs EP20K400GI655-1 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP20K400GI655-1V নির্দিষ্ট Intel ও EP20K400GI655-1 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Intel
EP20K400GI655-1V EP20K400GI655-1V - APEX 20K 400K Gate FPGA, 655-pin CBGA | Intel

EP20K400GI655-1V - APEX 20K 400K Gate FPGA, 655-pin CBGA | Intel

EP20K400GI655-1V ⚠ শেষ কিনার সময়

বিশিষ্টতা তুলনা

পারামিটার EP20K400GI655-1V EP20K400GI655-1
ব্র্যান্ড Intel Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস শেষবার কেনার সুযোগ Obsolete
Family APEX 20K APEX 20K
Typical Gates 400,000 400000
Logic Elements 16,640 16640
Maximum User I/O 502 502
Dedicated Inputs 4 4
Package Type CBGA-655 (Ceramic Ball Grid Array) Ceramic Pin Grid Array (CPGA-655)
Package Code (JESD-30) S-CPGA-P655 —
Package Equivalence Code SPGA655, 47x47 —
Process Technology CMOS —
Propagation Delay 2.5 ns 2.5 ns
Core Supply Voltage 2.5 V —
I/O Supply Voltage 2.5 V / 3.3 V —
Configuration In-system programmable via JTAG —
Boundary Scan IEEE 1149.1 JTAG —
অপারেটিং তাপমাত্রা [DATA_NEEDED: industrial vs military grade] -40C to +85C (Industrial)
MSL লেভেল 1 —
Package Body Material Ceramic —
RoHS স্ট্যাটাস [DATA_NEEDED] Compliant
Device Series — EP20K400
Technology — CMOS, SRAM-based
Total Terminals — 655
JESD-30 Package Code — S-CPGA-P655
Moisture Sensitivity Level — MSL 1
Peak Reflow Temperature — 220 C
Programmability — In-system, JTAG boundary-scan (IEEE 1149.1)
Process Node — 0.18 micrometer CMOS

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট