EP610DC-10 vs EP610IPC-10 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP610DC-10 নির্দিষ্ট Intel ও EP610IPC-10 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP610DC-10 | EP610IPC-10 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Maximum Pipelined Data Rate | 100 MHz | — |
| Pin-to-Pin Propagation Delay (tpd) | 10 ns | — |
| Speed Grade | -10 | — |
| প্যাকেজ | 24-pin CDIP (Ceramic DIP, windowed) | 24-pin PDIP (Plastic DIP) |
| মাউন্টিং টাইপ | Through-Hole | — |
| Technology | CMOS, EPROM-based (UV-erasable) | CMOS EPROM (UV-erasable / OTP) |
| সাপ্লাই ভোল্টেজ | 5 V (single supply) | 5 V |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | -40C to +85C (industrial) |
| I/O Pins | [DATA_NEEDED: exact I/O count for CDIP-24 variant] | 16 |
| Logic Elements | 16 macrocells (programmable AND/OR array) | — |
| Configuration Memory | UV-erasable EPROM | — |
| Reprogrammable | Yes (UV erase window on package) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: not stated in verified web data] | — |
| Family | — | Altera Classic EPLD |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Programmable Gates | — | 300 usable gates |
| Maximum Operating Frequency | — | 100 MHz |
| Propagation Delay (tPD) | — | 15 ns (commerical -10 grade) |
| Product Terms | — | 160 total |
| Dedicated Inputs | — | 4 |
| Total Input Pins | — | 20 |
| Architecture | — | Turbo-only AND-OR-NOT, PAL-type |
| Programming Method | — | Altera programming hardware (UV erase for I grade, OTP for C grade) |
| TTL Emulation | — | 100% TTL compatible |