EP610DC-10 vs EP610IPC-10 So sánh
So sánh chi tiết song song của EP610DC-10 bằng Intel và EP610IPC-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP610DC-10 | EP610IPC-10 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Maximum Pipelined Data Rate | 100 MHz | — |
| Pin-to-Pin Propagation Delay (tpd) | 10 ns | — |
| Speed Grade | -10 | — |
| Hộp | 24-pin CDIP (Ceramic DIP, windowed) | 24-pin PDIP (Plastic DIP) |
| Kiểu lắp đặt | Through-Hole | — |
| Technology | CMOS, EPROM-based (UV-erasable) | CMOS EPROM (UV-erasable / OTP) |
| Điện áp cung cấp | 5 V (single supply) | 5 V |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | -40C to +85C (industrial) |
| I/O Pins | [DATA_NEEDED: exact I/O count for CDIP-24 variant] | 16 |
| Logic Elements | 16 macrocells (programmable AND/OR array) | — |
| Configuration Memory | UV-erasable EPROM | — |
| Reprogrammable | Yes (UV erase window on package) | — |
| Trạng thái RoHS | [DATA_NEEDED: not stated in verified web data] | — |
| Family | — | Altera Classic EPLD |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Programmable Gates | — | 300 usable gates |
| Maximum Operating Frequency | — | 100 MHz |
| Propagation Delay (tPD) | — | 15 ns (commerical -10 grade) |
| Product Terms | — | 160 total |
| Dedicated Inputs | — | 4 |
| Total Input Pins | — | 20 |
| Architecture | — | Turbo-only AND-OR-NOT, PAL-type |
| Programming Method | — | Altera programming hardware (UV erase for I grade, OTP for C grade) |
| TTL Emulation | — | 100% TTL compatible |