EP610DC-35 vs EP610DC35 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP610DC-35 নির্দিষ্ট Altera ও EP610DC35 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP610DC-35 | EP610DC35 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | Obsolete |
| Device Type | CPLD - Classic EPLD | — |
| Family | Altera Classic EP610 | Classic EPLD |
| Macrocells | 16 | — |
| Usable Gates | 300 | 300 |
| Propagation Delay (tPD) | 35 ns | 35 ns |
| Maximum Frequency (fMAX) | 28.6 MHz | — |
| Pipelined Data Rate | up to 100 MHz | up to 100 MHz |
| Supply Voltage (VCC) | 5 V | — |
| Process Technology | CMOS | — |
| Program/erase Method | UV-erasable (windowed CERDIP) | — |
| প্যাকেজ | 24-pin CDIP (windowed CERDIP) 0.300 inch | 24-pin CDIP (Ceramic DIP) with quartz erase window |
| মাউন্টিং টাইপ | Through-Hole (DIP) | Through-Hole |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] | [DATA_NEEDED: operating temperature range] |
| Manufacturer | Originally Altera; today supplied via Rochester Electronics (authorized) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] | [DATA_NEEDED: RoHS status] |
| Logic Elements | — | 16 macrocells |
| Maximum Frequency | — | 28.6 MHz |
| সাপ্লাই ভোল্টেজ | — | 5 V |
| পিন সংখ্যা | — | 24 |
| Technology | — | UV-erasable CMOS EPROM |
| Programming Method | — | Altera legacy programmer (PLDLMax or compatible) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| I/O Pins | — | [DATA_NEEDED: number of user I/O pins] |