EP610DI-25 vs EP610DC-15 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP610DI-25 নির্দিষ্ট Intel ও EP610DC-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP610DI-25 | EP610DC-15 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Part Family | Classic EPLD | — |
| Macrocells | 16 | 16 |
| Propagation Delay (tPD) | 25 ns | 15 ns (speed grade -15) |
| Maximum Pipelined Clock Frequency | 100 MHz (max fCNT, per family datasheet) | — |
| I/O Pins | 16 (bidirectional) | — |
| Dedicated Inputs | 4 | 20 |
| Total User I/O | 20 | — |
| Technology | CMOS EPROM (UV-erasable) | CMOS |
| Supply Voltage (VCC) | 5 V nominal | 4.75 V to 5.25 V |
| Package Type | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 | — |
| পিন সংখ্যা | 24 | — |
| মাউন্টিং টাইপ | Through-Hole (DIP) | Through-Hole |
| অপারেটিং তাপমাত্রা | Industrial (per "I" suffix) | 0C to 70C (commercial) |
| Speed Grade Suffix | 25 = 25 ns | — |
| Compliance | RoHS status unknown (legacy 1990s part) | — |
| Product Family | — | Classic EPLD (EP610) |
| Architecture | — | UV-erasable CMOS PAL-type |
| Logic Expanders | — | 4 |
| Bidirectional I/O Pins | — | 16 |
| Total Product Terms | — | 160 |
| Maximum Internal Clock Frequency | — | 71.4 MHz |
| প্যাকেজ | — | 24-pin Ceramic DIP (CDIP-24) with UV window |
| Programming Method | — | JEDEC fuse map, UV erasure |
| RoHS স্ট্যাটাস | — | [DATA_NEEDED: RoHS status] |