EP910IPC-15 vs EP910DC-30 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910IPC-15 নির্দিষ্ট Altera ও EP910DC-30 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910IPC-15 | EP910DC-30 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD (EP910 series) | — |
| Product Type | Erasable Programmable Logic Device (EPLD) | — |
| Architecture | PAL-type, CMOS | PAL-type AND-OR sum-of-products, CMOS |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 36 |
| I/O Pins | 24 | — |
| Product Terms | 240 | — |
| External Clocks | 2 | — |
| Propagation Delay (tPD) | 15 ns | 30 ns (max) |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial, IPC suffix) | 0C to +70C (commercial) |
| প্যাকেজ | PDIP-40 (Plastic DIP, 40-pin) | DIP-40 (through-hole, 600 mil) |
| মাউন্টিং টাইপ | Through-Hole | Through-Hole |
| Process Technology | CMOS | CMOS |
| Programming Method | JEDEC fuse map via Altera EPLD programmer | UV-Erasable / OTP |
| পিন সংখ্যা | 40 | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: rohs status not confirmed in verified data] | — |
| Family | — | Classic EPLD (EP910 series) |
| Gate Count | — | 900 usable gates |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| সাপ্লাই ভোল্টেজ | — | 5 V |