EP910IPC-50 vs EP910ILI-25 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910IPC-50 নির্দিষ্ট Altera ও EP910ILI-25 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910IPC-50 | EP910ILI-25 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Product Type | Erasable Programmable Logic Device (EPLD) | EPLD (Erasable Programmable Logic Device) |
| Family | Altera Classic EPLD | — |
| Logic Capacity | [DATA_NEEDED: macrocell count / equivalent gates] | — |
| Propagation Delay (tPD) | 50 ns | 25 ns |
| Clock-to-Output (tCO) | 35 ns | — |
| Maximum Toggle Frequency | [DATA_NEEDED: fMAX] | — |
| User I/O Pins | 24 | — |
| প্যাকেজ | 40-pin Ceramic DIP (IPC, windowed) | PLCC-44 (windowed ceramic, J-lead) |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | — |
| অপারেটিং তাপমাত্রা | -40C to +85C (industrial) | -40C to +85C (Industrial) |
| Technology | CMOS EPROM cell | CMOS, EPROM |
| Programming Method | Off-board EPROM programmer + UV erase | UV-erasable (windowed), MAX+PLUS II programmer |
| Erasure Method | UV light through ceramic window (IPC package) | — |
| মাউন্টিং টাইপ | Through-Hole (DIP) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: not stated in verified data] | Non-compliant (windowed ceramic package) |
| Series | — | EP910 (Classic EPLD) |
| Macrocells | — | 24 |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 24 |
| Product Terms | — | 240 (maximum) |
| Architecture | — | PAL-type with global interconnect bus |
| Operating Voltage | — | 5 V (4.75 V to 5.25 V) |
| Logic Test Circuitry | — | On-board JTAG-compatible test |