EP910IPC-50 vs EP910ILI-25 So sánh
So sánh chi tiết song song của EP910IPC-50 bằng Altera và EP910ILI-25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910IPC-50 | EP910ILI-25 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Product Type | Erasable Programmable Logic Device (EPLD) | EPLD (Erasable Programmable Logic Device) |
| Family | Altera Classic EPLD | — |
| Logic Capacity | [DATA_NEEDED: macrocell count / equivalent gates] | — |
| Propagation Delay (tPD) | 50 ns | 25 ns |
| Clock-to-Output (tCO) | 35 ns | — |
| Maximum Toggle Frequency | [DATA_NEEDED: fMAX] | — |
| User I/O Pins | 24 | — |
| Hộp | 40-pin Ceramic DIP (IPC, windowed) | PLCC-44 (windowed ceramic, J-lead) |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | — |
| Nhiệt độ hoạt động | -40C to +85C (industrial) | -40C to +85C (Industrial) |
| Technology | CMOS EPROM cell | CMOS, EPROM |
| Programming Method | Off-board EPROM programmer + UV erase | UV-erasable (windowed), MAX+PLUS II programmer |
| Erasure Method | UV light through ceramic window (IPC package) | — |
| Kiểu lắp đặt | Through-Hole (DIP) | — |
| Trạng thái RoHS | [DATA_NEEDED: not stated in verified data] | Non-compliant (windowed ceramic package) |
| Series | — | EP910 (Classic EPLD) |
| Macrocells | — | 24 |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 24 |
| Product Terms | — | 240 (maximum) |
| Architecture | — | PAL-type with global interconnect bus |
| Operating Voltage | — | 5 V (4.75 V to 5.25 V) |
| Logic Test Circuitry | — | On-board JTAG-compatible test |