EP910LC-32 vs EP910LC-35T তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP910LC-32 নির্দিষ্ট Altera ও EP910LC-35T নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP910LC-32 EP910LC-35T
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete NRND
Device Family Altera Classic EPLD —
Number of Macrocells 24 —
Number of Usable Gates 900 gates (typical) —
Number of Dedicated Inputs 10 —
Number of I/O Pins 20 —
প্যাকেজ PLCC-32 PLCC-44 (J-lead)
Speed Grade -32 —
Maximum Toggle Frequency (fMAX) [DATA_NEEDED: fMAX value in MHz for -32 grade] —
Pin-to-Pin Propagation Delay (tPD) [DATA_NEEDED: tPD in ns for -32 grade] —
Supply Voltage (VCC) 5 V 5 V
Logic Family Low-power CMOS (LC suffix) —
Programming Method UV-erasable or one-time programmable (OTP for LC windowless variant) —
অপারেটিং তাপমাত্রার পরিসর [DATA_NEEDED: commercial or industrial grade] —
I/O Standard TTL-compatible —
মাউন্টিং টাইপ Surface Mount (PLCC socket or direct solder) Surface Mount (PLCC socket or solder)
RoHS স্ট্যাটাস unknown [DATA_NEEDED: RoHS status not in verified data]
MSL লেভেল unknown MSL 3 (168 hours)
Family — Classic EPLD (EP910)
Logic Capacity — 450 usable gates
Macrocells — 24
Propagation Delay (tPD) — 35 ns
Maximum Operating Frequency — 28.6 MHz
User I/O Pins — 36
Process Technology — CMOS (EPROM-based)
অপারেটিং তাপমাত্রা — 0C to +70C (commercial)
Erasure Method — UV-erasable window (ceramic package) / OTP (plastic)
Programming — Altera programming hardware + MAX+PLUS II

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট