EP910LC-35H vs EP910DC-30 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910LC-35H নির্দিষ্ট Altera ও EP910DC-30 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910LC-35H | EP910DC-30 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | Classic EPLD (EP910) | Classic EPLD (EP910 series) |
| Logic Elements | 24 macrocells | — |
| Equivalent Gates | 450 usable gates | — |
| Propagation Delay (tpd) | 35 ns | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS, UV-erasable EPROM | — |
| প্যাকেজ | 40-pin Ceramic DIP (H suffix) | DIP-40 (through-hole, 600 mil) |
| User I/O Pins | 36 | — |
| Dedicated Inputs | 10 | 36 |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range grade] | 0C to +70C (commercial) |
| Erasure Method | UV (quartz window on H package) | — |
| Programming Method | Altera hardware programmer | UV-Erasable / OTP |
| Logic Levels | TTL compatible | — |
| কুইসেন্ট কারেন্ট | [DATA_NEEDED: typical ICC value] | — |
| Process Node | [DATA_NEEDED: process geometry] | — |
| মাউন্টিং টাইপ | Through-hole (Ceramic DIP) | Through-Hole |
| RoHS স্ট্যাটাস | unknown | — |
| Lifecycle | Obsolete (long-term supply via Rochester Electronics) | — |
| Architecture | — | PAL-type AND-OR sum-of-products, CMOS |
| Gate Count | — | 900 usable gates |
| Macrocells | — | 24 |
| Propagation Delay (tPD) | — | 30 ns (max) |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| সাপ্লাই ভোল্টেজ | — | 5 V |
| Process Technology | — | CMOS |