EP910LC-35H vs EP910DC-30 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910LC-35H بذریعہ Altera اور EP910DC-30 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910LC-35H | EP910DC-30 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Classic EPLD (EP910) | Classic EPLD (EP910 series) |
| Logic Elements | 24 macrocells | — |
| Equivalent Gates | 450 usable gates | — |
| Propagation Delay (tpd) | 35 ns | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS, UV-erasable EPROM | — |
| پیکیج | 40-pin Ceramic DIP (H suffix) | DIP-40 (through-hole, 600 mil) |
| User I/O Pins | 36 | — |
| Dedicated Inputs | 10 | 36 |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range grade] | 0C to +70C (commercial) |
| Erasure Method | UV (quartz window on H package) | — |
| Programming Method | Altera hardware programmer | UV-Erasable / OTP |
| Logic Levels | TTL compatible | — |
| کوئیسینٹ کرنٹ | [DATA_NEEDED: typical ICC value] | — |
| Process Node | [DATA_NEEDED: process geometry] | — |
| ماؤنٹنگ ٹائپ | Through-hole (Ceramic DIP) | Through-Hole |
| RoHS اسٹیٹس | unknown | — |
| Lifecycle | Obsolete (long-term supply via Rochester Electronics) | — |
| Architecture | — | PAL-type AND-OR sum-of-products, CMOS |
| Gate Count | — | 900 usable gates |
| Macrocells | — | 24 |
| Propagation Delay (tPD) | — | 30 ns (max) |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| سپلائی وولٹیج | — | 5 V |
| Process Technology | — | CMOS |