EP910PC-20 vs EP910PC-20T তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP910PC-20 নির্দিষ্ট Altera ও EP910PC-20T নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP910PC-20 EP910PC-20T
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Unknown
Family Altera Classic EPLD Classic EPLD
Device EP910 —
Usable Gates 900 —
Macrocell Count [DATA_NEEDED: macrocell count] —
Pin-to-Pin Delay (tPD) 20 ns —
প্যাকেজ PDIP-24 (PC suffix) —
পিন সংখ্যা 24 —
Supply Voltage (VCC) 5 V —
Technology CMOS EPROM (UV-erasable) —
I/O Compatibility 100% TTL —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Programming Method EPROM programmer, JEDEC fuse map —
মাউন্টিং টাইপ Through-Hole (DIP) —
MSL লেভেল [DATA_NEEDED: MSL level] —
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status] unknown
Device Type — EPLD
Fabrication Technology — CMOS
Logic Integration — 300 to 900 usable gates
Logic Emulation — 100% TTL emulation
Application Function — High-speed, low-power logic integration
Programmable Device Class — Erasable programmable logic device
Device Family — Altera Classic EPLD Family
Speed Grade — 20 ns
Package Code — PC
Package Pin Count — [DATA_NEEDED: package pin count]
Package Dimensions — [DATA_NEEDED: package dimensions]
সাপ্লাই ভোল্টেজ — [DATA_NEEDED: operating supply voltage]
I/O Count — [DATA_NEEDED: I/O count]
Internal Logic Capacity — 300 to 900 usable gates
Supported Logic Integration — Multiple PAL- and GAL-type devices
Programming Interface — [DATA_NEEDED: programming interface]
Programming Voltage — [DATA_NEEDED: programming voltage]
Mounting Technology — [DATA_NEEDED: mounting technology]
REACH Status — unknown
AEC-Q100 Qualification — not_applicable
Lead-Free Status — unknown
Halogen-Free Status — unknown

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট