EP910PI-15T vs EP910PI-20T তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910PI-15T নির্দিষ্ট Altera ও EP910PI-20T নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910PI-15T | EP910PI-20T |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | NRND |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera Classic EPLD (EP910 series) | Altera Classic EPLD |
| Macrocells | 24 | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | — |
| Logic Blocks | 6 LABs of 4 macrocells each (Classic architecture) | — |
| সাপ্লাই ভোল্টেজ | 4.5 V to 5.5 V (5 V nominal) | — |
| Propagation Delay (tPD) | 15 ns max (speed grade -15) | — |
| Technology | CMOS EEPROM (electrically erasable) | CMOS EPROM (UV-erasable) |
| প্যাকেজ | 40-pin PDIP (Plastic DIP, R-PDIP-T40) | PDIP-40 (PI) |
| মাউন্টিং টাইপ | Through-Hole | Through-Hole (DIP) |
| Output Drive Current | [DATA_NEEDED: per-pin DC output current, mA] | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: industrial/commercial temp range] | [DATA_NEEDED: operating temperature range] |
| Programming | JEDEC-standard, serial/parallel programmer | Standard EPROM programmer, JEDEC map |
| RoHS স্ট্যাটাস | [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] | unknown |
| Device | — | EP910 |
| Number of Macrocells | — | 24 |
| Number of Usable Gates | — | [DATA_NEEDED: usable gate count] |
| Propagation Delay (tpd) | — | 20 ns |
| Maximum Toggle Frequency | — | 62.5 MHz |
| Number of Dedicated Inputs | — | 12 |
| Number of I/O Pins | — | 20 |
| পিনের সংখ্যা | — | 40 |
| লাইফসাইকেল স্ট্যাটাস | — | Not Recommended for New Designs (NRND) |