EP910PI-15T vs EP910PI-20T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910PI-15T بذریعہ Altera اور EP910PI-20T بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910PI-15T | EP910PI-20T |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera Classic EPLD (EP910 series) | Altera Classic EPLD |
| Macrocells | 24 | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | — |
| Logic Blocks | 6 LABs of 4 macrocells each (Classic architecture) | — |
| سپلائی وولٹیج | 4.5 V to 5.5 V (5 V nominal) | — |
| Propagation Delay (tPD) | 15 ns max (speed grade -15) | — |
| Technology | CMOS EEPROM (electrically erasable) | CMOS EPROM (UV-erasable) |
| پیکیج | 40-pin PDIP (Plastic DIP, R-PDIP-T40) | PDIP-40 (PI) |
| ماؤنٹنگ ٹائپ | Through-Hole | Through-Hole (DIP) |
| Output Drive Current | [DATA_NEEDED: per-pin DC output current, mA] | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: industrial/commercial temp range] | [DATA_NEEDED: operating temperature range] |
| Programming | JEDEC-standard, serial/parallel programmer | Standard EPROM programmer, JEDEC map |
| RoHS اسٹیٹس | [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] | unknown |
| Device | — | EP910 |
| Number of Macrocells | — | 24 |
| Number of Usable Gates | — | [DATA_NEEDED: usable gate count] |
| Propagation Delay (tpd) | — | 20 ns |
| Maximum Toggle Frequency | — | 62.5 MHz |
| Number of Dedicated Inputs | — | 12 |
| Number of I/O Pins | — | 20 |
| پنز کی تعداد | — | 40 |
| لائف سائیکل کی حالت | — | Not Recommended for New Designs (NRND) |