EPC16SI16N vs EPC16UI8B তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPC16SI16N নির্দিষ্ট Intel ও EPC16UI8B নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Intel
EPC16SI16N - 16Mb Enhanced Configuration Device, 16-SOIC | Altera / Intel
EPC16SI16N ⚠ শেষ কিনার সময়
বিশিষ্টতা তুলনা
| পারামিটার | EPC16SI16N | EPC16UI8B |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | শেষবার কেনার সুযোগ | NRND |
| মেমরি টাইপ | Non-volatile flash (enhanced configuration device) | — |
| মেমরি সাইজ | 16 Mb (16,777,216 bits) | — |
| ইন্টারফেস | Altera enhanced serial configuration (DCLK, DATA, nCS, nRESET, nSTATUS) | Active Serial (AS), JTAG |
| Programming Interface | JTAG (IEEE 1149.1 boundary scan) | — |
| Maximum Operating Frequency | 40 MHz (fast configuration mode) | — |
| অপারেটিং সাপ্লাই ভোল্টেজ | 3.3 V (typ) | — |
| অপারেটিং তাপমাত্রা | -40 C to +85 C (industrial, 'SI' suffix) | -40 C to +85 C (Industrial) |
| প্যাকেজ | 16-pin SOIC (300 mil, 'SI' suffix) | USON-8 / WSON-8 (8-pin) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| Lead-Free / Finish | Lead-free (matte tin), 'N' suffix | — |
| MSL লেভেল | [DATA_NEEDED: MSL level] | — |
| RoHS স্ট্যাটাস | Compliant | [DATA_NEEDED: RoHS compliance status] |
| In-System Programmability | Yes (via JTAG, multiple reprogramming cycles) | — |
| Compatible FPGA Series | Altera Stratix II, Stratix III, Cyclone, Cyclone II, Cyclone III | — |
| Configuration Daisy-Chaining | Supported (multiple devices / multiple FPGAs) | — |
| On-Chip Charge Pump | Integrated (no external VPP required) | — |
| Memory Density | — | 16 Mbit (2 MB) |
| ফাংশন | — | Enhanced Configuration Device for SRAM-based LUT FPGAs |
| সাপ্লাই ভোল্টেজ | — | 2.5 V / 3.3 V |
| Architecture | — | Multi-page flash, up to 8 pages |
| In-System Programming | — | Yes (JTAG) |
| Compression Support | — | Yes (bitstream decompression) |
| Remote System Upgrade | — | Yes |
| Cascade Support | — | Yes (multi-FPGA) |
| Silicon Revision | — | B (second revision) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |