EPM3064ATC100-7 vs EPM3064ATC100-10N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3064ATC100-7 নির্দিষ্ট Altera ও EPM3064ATC100-10N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM3064ATC100-10N EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N ✓ সক্রিয়

বিশিষ্টতা তুলনা

পারামিটার EPM3064ATC100-7 EPM3064ATC100-10N
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete সক্রিয়
Family MAX 3000A MAX 3000A
Usable Gates 1,250 1,250
Macrocells 64 64
Logic Array Blocks (LABs) 2 2
Maximum User I/Os 66 (in 100-pin TQFP) —
Pin-to-Pin Propagation Delay (tPD) 7.5 ns (-7 speed grade) —
Maximum Internal Counter Frequency 135.1 MHz —
Supply Voltage - VCCINT (Core) 3.3 V —
Supply Voltage - VCCIO (I/O) 2.5 V or 3.3 V (5.0 V tolerant inputs) —
Technology CMOS EEPROM —
প্যাকেজ 100-pin TQFP 100-pin TQFP
মাউন্টিং টাইপ Surface Mount Surface Mount
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0C to +70C (commercial)
In-System Programming (ISP) Yes, via IEEE 1149.1 JTAG —
PCI Compliance PCI Local Bus Specification Revision 2.2 —
JTAG Boundary Scan Yes —
Lead Free / RoHS Compliant (modern shipments) —
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O Pins — 66
Pin-to-Pin Delay (tPD) — 10 ns
Supply Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
In-System Programmability — Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Yes - JTAG compliant
Configuration Memory — Non-volatile EEPROM
Program/Erase Cycles — 100 minimum
MultiVolt I/O — Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant
RoHS স্ট্যাটাস — Compliant (lead-free)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট