EPM3064ATC44-4N vs EPM3064ATC44-7N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3064ATC44-4N নির্দিষ্ট Altera ও EPM3064ATC44-7N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM3064ATC44-4N EPM3064ATC44-7N
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 64 64
Logic Array Blocks 2 2
Number of I/Os 34 —
Dedicated Inputs 4 —
Usable Gates 1,250 1,250
Propagation Delay (tpd) 4.5 ns —
Maximum Counter Frequency 222.2 MHz 192.3 MHz (-7 grade)
Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V or 3.3 V —
Programmability EEPROM, in-system programmable (JTAG) EEPROM, in-system programmable (ISP)
JTAG Support IEEE Std. 1149.1 (boundary-scan) and IEEE Std. 1532 (ISP) —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0°C to +85°C (commercial)
প্যাকেজ 44-pin TQFP 44-pin TQFP
মাউন্টিং টাইপ Surface Mount Surface Mount
RoHS স্ট্যাটাস [DATA_NEEDED: rohs status] Compliant
User I/O Pins — 34
পিনের সংখ্যা — 44
Speed Grade — -7 (7.5 ns pin-to-pin delay)
Pin-to-Pin Delay (tPD) — 7.5 ns
Supply Voltage (VCC) — 3.3 V
MultiVolt I/O — 1.8 V / 2.5 V / 3.3 V
JTAG Interface — IEEE Std. 1149.1 compliant
ISP Standard — IEEE Std. 1532 compliant
Boundary-Scan Test (BST) — Built-in, JTAG-driven

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট