EPM3512AFC256-20 vs EPM3512AFC256-18 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3512AFC256-20 নির্দিষ্ট Altera ও EPM3512AFC256-18 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM3512AFC256-20 EPM3512AFC256-18
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 3000A MAX 3000A
Macrocells 512 512
Typical Usable Gates 10,000 —
Speed Grade -20 (20 ns tPD) —
প্যাকেজ 256-ball FBGA (Fine-pitch BGA) 256-ball FineLine BGA (FCBGA)
পিন সংখ্যা 256 —
Operating Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) —
I/O Voltage (VCCIO) 2.5 V or 3.3 V (5.0 V tolerant inputs) —
I/O Standards LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant —
Program Memory Type EEPROM (non-volatile) —
In-System Programmability Yes (JTAG IEEE 1149.1) —
JTAG Support Yes (boundary-scan + ISP) —
মাউন্টিং টাইপ Surface Mount Surface Mount
অপারেটিং তাপমাত্রা [DATA_NEEDED: operating temperature range] [DATA_NEEDED: industrial/commercial grade]
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: not specified in retrieved data]
MSL লেভেল [DATA_NEEDED: MSL moisture sensitivity level] —
Configuration Memory Internal EEPROM —
Logic Array Blocks (LABs) — 16
Maximum User I/O Pins — 212
Pin-to-Pin Delay (tPD1) — 18 ns
Global Clock Networks — 4
VCCINT (Core Supply) — 3.0 V to 3.6 V (3.3 V typical)
VCCIO (I/O Supply) — 2.5 V or 3.3 V (MultiVolt)
Programming Technology — EEPROM (non-volatile)
In-System Programming — IEEE Std. 1532 / JTAG (IEEE Std. 1149.1)
Ball Pitch — 1.0 mm

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট