EPM3512AFC256-5C vs EPM3512AFC256-7N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM3512AFC256-5C নির্দিষ্ট Altera ও EPM3512AFC256-7N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Altera
EPM3512AFC256-5C - MAX 3000A CPLD, 512 Macrocells, 256-BGA | Altera
EPM3512AFC256-5C ObsoleteAltera
EPM3512AFC256-7N - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera
EPM3512AFC256-7N Obsoleteবিশিষ্টতা তুলনা
| পারামিটার | EPM3512AFC256-5C | EPM3512AFC256-7N |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | 10,000 |
| Maximum Operating Frequency | 95.2 MHz | — |
| Pin-to-Pin Delay (tPD) | 5 ns | — |
| Supply Voltage - Core (VCCINT) | 3.3 V | — |
| I/O Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (banked MultiVolt I/O) | — |
| User I/O Pins | 212 (max) | — |
| প্যাকেজ | 256-ball FBGA, 17 mm × 17 mm, 1.0 mm pitch | 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch |
| অপারেটিং তাপমাত্রা | 0 °C to +70 °C (commercial, "C" grade) | 0 C to 70 C (commercial) |
| Programming Interface | IEEE Std. 1532 / JTAG (4-wire) in-system programmable | JTAG (IEEE 1149.1) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Technology | EEPROM-based macrocell, non-volatile | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| User I/Os | — | 208 |
| Logic Blocks | — | 16 (32 macrocells each) |
| Propagation Delay (tPD) | — | 7.5 ns |
| Maximum Internal Frequency (fMAX) | — | 116.3 MHz |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V or 2.5 V |
| 5V Tolerant I/O | — | Yes |
| In-System Programmability | — | IEEE Std. 1532 compliant |
| Process Technology | — | CMOS EEPROM, 0.30 um |