EPM3512AQC208-10NS vs EPM3512AQC208-10-10N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3512AQC208-10NS নির্দিষ্ট Altera ও EPM3512AQC208-10-10N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM3512AQC208-10NS EPM3512AQC208-10NS - MAX 3000A 512-Macro CPLD, 208-PQFP | Altera

EPM3512AQC208-10NS - MAX 3000A 512-Macro CPLD, 208-PQFP | Altera

EPM3512AQC208-10NS ✓ সক্রিয়

বিশিষ্টতা তুলনা

পারামিটার EPM3512AQC208-10NS EPM3512AQC208-10-10N
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস সক্রিয় Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macro Cells 512 —
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 12 —
User I/Os 172 172
Pin-to-Pin Delay (tPD) 10 ns (speed grade -10) —
Internal Counter Frequency 227.3 MHz max —
Propagation Delay 7.5 ns (datasheet figure) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) 2.5 V / 3.3 V / 5.0 V
Logic Family CMOS, EEPROM-based —
Configuration Non-volatile EEPROM, in-system programmable (JTAG IEEE 1532) —
প্যাকেজ 208-pin PQFP 208-pin PQFP (Plastic Quad Flat Pack)
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0 °C to +70 °C (commercial)
ISP Standard IEEE Std. 1532 —
RoHS স্ট্যাটাস [DATA_NEEDED: rohs status] —
মাউন্টিং টাইপ Surface Mount Surface Mount
Macrocells — 512
Logic Elements / LABs — 16 Logic Array Blocks
Propagation Delay (tPD) — 10 ns (-10 speed grade)
Maximum Frequency (fCNT) — 87 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Process Technology — CMOS EEPROM
In-System Programmability — Yes, IEEE Std. 1532 compliant
Boundary-Scan (JTAG) — Yes, IEEE 1149.1
PCI-SIG Compliance — PCI Local Bus Specification Rev 2.2 (at -10 speed grade)
Lead-Free / RoHS — [DATA_NEEDED: RoHS status]

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট