EPM3512AQC208-10NS vs EPM3512AQC208-10-10N So sánh

So sánh chi tiết song song của EPM3512AQC208-10NS bằng Altera và EPM3512AQC208-10-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3512AQC208-10NS EPM3512AQC208-10NS - MAX 3000A 512-Macro CPLD, 208-PQFP | Altera

EPM3512AQC208-10NS - MAX 3000A 512-Macro CPLD, 208-PQFP | Altera

EPM3512AQC208-10NS ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM3512AQC208-10NS EPM3512AQC208-10-10N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macro Cells 512 —
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 12 —
User I/Os 172 172
Pin-to-Pin Delay (tPD) 10 ns (speed grade -10) —
Internal Counter Frequency 227.3 MHz max —
Propagation Delay 7.5 ns (datasheet figure) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) 2.5 V / 3.3 V / 5.0 V
Logic Family CMOS, EEPROM-based —
Configuration Non-volatile EEPROM, in-system programmable (JTAG IEEE 1532) —
Hộp 208-pin PQFP 208-pin PQFP (Plastic Quad Flat Pack)
Nhiệt độ hoạt động 0C to +70C (commercial) 0 °C to +70 °C (commercial)
ISP Standard IEEE Std. 1532 —
Trạng thái RoHS [DATA_NEEDED: rohs status] —
Kiểu lắp đặt Surface Mount Surface Mount
Macrocells — 512
Logic Elements / LABs — 16 Logic Array Blocks
Propagation Delay (tPD) — 10 ns (-10 speed grade)
Maximum Frequency (fCNT) — 87 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Process Technology — CMOS EEPROM
In-System Programmability — Yes, IEEE Std. 1532 compliant
Boundary-Scan (JTAG) — Yes, IEEE 1149.1
PCI-SIG Compliance — PCI Local Bus Specification Rev 2.2 (at -10 speed grade)
Lead-Free / RoHS — [DATA_NEEDED: RoHS status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá