EPM3512AQC208-10S vs EPM3512AQC20810 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3512AQC208-10S নির্দিষ্ট Altera ও EPM3512AQC20810 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM3512AQC208-10S EPM3512AQC20810
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 —
Usable Gates 1750 —
Logic Array Blocks (LABs) 32 (16 macrocells each) 16
প্যাকেজ 208-pin FineLine BGA-256 208-pin PQFP (PQ208)
User I/Os 208 172
Speed Grade -10 (tPD1 = 7.5 ns) -10 (tPD = 10 ns)
Propagation Delay (tPD1) 7.5 ns (pin-to-pin) —
Supply Voltage - VCCINT (internal) 3.3 V —
Supply Voltage - VCCIO (I/O) 2.5 V, 3.3 V, or 5.0 V (MultiVolt) —
Programming Technology CMOS EEPROM —
In-System Programmability (ISP) Yes (IEEE Std. 1149.1 JTAG) —
PCI Compliance Yes (PCI Local Bus Specification Rev 2.2) PCI Local Bus Specification Revision 2.2 compliant
অপারেটিং তাপমাত্রা 0C to +70C (commercial) —
Boundary-Scan (JTAG) Yes (1149.1 compliant) —
Program/Erase Endurance 100 cycles minimum —
Logic Family CMOS —
Process Technology EEPROM-based CMOS 0.30 µm CMOS EEPROM
RoHS স্ট্যাটাস [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS status]
Logic Type — CPLD (EEPROM-based, non-volatile)
Macro Cells — 512
Usable Gates (equivalent) — 10000
Propagation Delay (tPD) — 10 ns
Maximum Internal Frequency — 132 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V
In-System Programmability — Yes (IEEE 1149.1 JTAG, 3.3 V ISP)
Operating Temperature (commercial) — 0 °C to +70 °C
Configuration Memory — On-chip EEPROM, non-volatile, 100+ cycles, 10+ year retention

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট