EPM3512AQC210-7 vs EPM3512AQC210-10 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM3512AQC210-7 নির্দিষ্ট Altera ও EPM3512AQC210-10 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM3512AQC210-7 | EPM3512AQC210-10 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | NRND |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | — |
| Logic Array Blocks (LABs) | 16 | 16 (32 macrocells each) |
| Maximum User I/O Pins | 172 | 172 |
| Dedicated Input Pins | 12 | — |
| প্যাকেজ | PQFP-208 | PQFP-210 |
| পিন সংখ্যা | 208 | — |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| Operating Voltage (Core) | 3.3 V | — |
| Min Supply Voltage | 3.0 V | — |
| Max Supply Voltage | 3.6 V | — |
| I/O Voltage Support | 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) | — |
| Pin-to-Pin Delay | 7 ns (speed grade -7) | — |
| Speed Grade | 7 ns | -10 (10 ns tPD) |
| In-System Programmability | Yes (JTAG, IEEE 1149.1) | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| Non-Volatile Configuration | Yes (EEPROM-based) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: rohs_compliance_status] |
| Logic Macrocells | — | 512 |
| Pin-to-Pin Propagation Delay (tPD1, max) | — | 10 ns |
| Maximum Operating Frequency (fCNT) | — | 125 MHz |
| Supply Voltage - Core (VCCINT) | — | 3.3 V |
| Supply Voltage - I/O (VCCIO) | — | 3.3 V or 2.5 V |
| Input Voltage Tolerance | — | 5.0 V tolerant |
| Programmable Technology | — | EEPROM (in-system programmable) |
| Programming Interface | — | JTAG (IEEE 1149.1) / ISP |