EPM3512ATC144 vs EPM3256ATC144-7 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM3512ATC144 নির্দিষ্ট Altera ও EPM3256ATC144-7 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM3512ATC144 EPM3256ATC144-7
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Family MAX 3000A MAX 3000A
Macrocells 512 256
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 —
প্যাকেজ TQFP-144 (20x20 mm) TQFP-144 (LFQFP, gull-wing)
Core Supply Voltage 3.3 V —
Programming Technology EEPROM (in-system programmable) —
JTAG Interface IEEE Std. 1149.1 (4-pin) —
Maximum Frequency 116 MHz —
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns] 7.5 ns
Product Terms per Macrocell 32 (expandable) —
I/O Standards LVTTL, LVCMOS, 2.5 V/3.3 V/5 V tolerant —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0C to +70C (Commercial)
মাউন্টিং টাইপ Surface Mount Surface Mount
MSL লেভেল 3 —
RoHS স্ট্যাটাস Compliant (lead-free suffix variants available) —
User I/Os — 116
Logic Elements / Gates — 600 to 10,000 usable gates
Counter Frequency (fCNT) — 227.3 MHz
Speed Grade — -7
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 2.5 V / 3.3 V / 5.0 V
In-System Programming — IEEE Std. 1532 compliant, 3.3 V ISP
পিন সংখ্যা — 144
PCI Compliance — PCI Local Bus Specification Revision 2.2 (speed grades -4 to -10)
JTAG Support — IEEE Std. 1149.1 boundary-scan

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট