EPM5032DC-25 vs EPM5032DI-20 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5032DC-25 নির্দিষ্ট Altera ও EPM5032DI-20 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5032DC-25 EPM5032DI-20
ব্র্যান্ড Altera Intel
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস NRND Obsolete
Manufacturer Altera (Intel Programmable Solutions Group) —
Product Family MAX 5000 —
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 32 32
Pin-to-Pin Propagation Delay (tPD) 25 ns —
Maximum Counter Frequency (fCNT) [DATA_NEEDED: maximum counter frequency] —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Number of Dedicated Inputs 32 (in DIP-28 pinout) —
Number of I/O Pins 22 (in DIP-28 pinout, 4 used as dedicated inputs) —
প্যাকেজ CDIP-28 (Windowed Ceramic DIP-28) Ceramic DIP-20 (windowed, UV-erasable)
Process Technology CMOS, EPROM (UV-Erasable) —
Architecture PAL-Type, Single-LAB, 32-Macrocell CMOS PAL-type EPLD with PIA
Output Structure Programmable I/O with output enable —
Flip-Flop Configuration D, T, JK, or SR (programmable) —
অপারেটিং তাপমাত্রা [DATA_NEEDED: operating temperature range] Industrial (per 'I' suffix)
RoHS স্ট্যাটাস Lead Free / RoHS Compliant (per distributor listings) [DATA_NEEDED: RoHS compliance status for ceramic DIP variant]
Programming Method UV erase + Altera/Intel MAX+PLUS II programmer —
Erasure Method UV light through ceramic window —
Family — MAX 5000 (Altera legacy EPLD)
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Product Terms — 320 (maximum)
Flip-Flops — 16 (one per macrocell)
সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি — 62.5 MHz
Pin-to-Pin Delay — 20 ns (speed grade -20)
Programming — UV-erasable CMOS, JEDEC fuse file
Development Tool — Altera MAX+PLUS II (legacy)
Lead-Free — [DATA_NEEDED: lead-free status]

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট