EPM5032DC-25 vs EPM5032DI-20 तुलना

विस्तृत दोनों ओर की तुलना EPM5032DC-25 द्वारा Altera और EPM5032DI-20 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM5032DC-25 EPM5032DI-20
ब्रांड Altera Intel
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND Obsolete
Manufacturer Altera (Intel Programmable Solutions Group) —
Product Family MAX 5000 —
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 32 32
Pin-to-Pin Propagation Delay (tPD) 25 ns —
Maximum Counter Frequency (fCNT) [DATA_NEEDED: maximum counter frequency] —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Number of Dedicated Inputs 32 (in DIP-28 pinout) —
Number of I/O Pins 22 (in DIP-28 pinout, 4 used as dedicated inputs) —
पैकेज CDIP-28 (Windowed Ceramic DIP-28) Ceramic DIP-20 (windowed, UV-erasable)
Process Technology CMOS, EPROM (UV-Erasable) —
Architecture PAL-Type, Single-LAB, 32-Macrocell CMOS PAL-type EPLD with PIA
Output Structure Programmable I/O with output enable —
Flip-Flop Configuration D, T, JK, or SR (programmable) —
ऑपरेटिंग तापमान [DATA_NEEDED: operating temperature range] Industrial (per 'I' suffix)
RoHS स्थिति Lead Free / RoHS Compliant (per distributor listings) [DATA_NEEDED: RoHS compliance status for ceramic DIP variant]
Programming Method UV erase + Altera/Intel MAX+PLUS II programmer —
Erasure Method UV light through ceramic window —
Family — MAX 5000 (Altera legacy EPLD)
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Product Terms — 320 (maximum)
Flip-Flops — 16 (one per macrocell)
अधिकतम क्लॉक फ़्रीक्वेंसी — 62.5 MHz
Pin-to-Pin Delay — 20 ns (speed grade -20)
Programming — UV-erasable CMOS, JEDEC fuse file
Development Tool — Altera MAX+PLUS II (legacy)
Lead-Free — [DATA_NEEDED: lead-free status]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध