EPM5032DI-20 vs EPM5032DC20 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5032DI-20 নির্দিষ্ট Intel ও EPM5032DC20 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5032DI-20 | EPM5032DC20 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 (Altera legacy EPLD) | — |
| Architecture | CMOS PAL-type EPLD with PIA | PAL-type with Programmable Interconnect Array (PIA) |
| Macrocells | 32 | 32 |
| Dedicated Inputs | 7 | 7 |
| Bidirectional I/O Pins | 16 | — |
| Product Terms | 320 (maximum) | — |
| Flip-Flops | 16 (one per macrocell) | — |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | 62.5 MHz | — |
| Pin-to-Pin Delay | 20 ns (speed grade -20) | — |
| প্যাকেজ | Ceramic DIP-20 (windowed, UV-erasable) | 20-pin Ceramic DIP (DC) with UV window |
| অপারেটিং তাপমাত্রা | Industrial (per 'I' suffix) | [DATA_NEEDED: operating temperature range] |
| Programming | UV-erasable CMOS, JEDEC fuse file | — |
| Development Tool | Altera MAX+PLUS II (legacy) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Device Family | — | MAX 5000 |
| Product Type | — | UV-erasable PLD (CPLD class) |
| Usable Gates | — | 600 |
| Propagation Delay (tPD) | — | 20 ns |
| Maximum Frequency (Fmax) | — | 71.4 MHz |
| Supply Voltage (VCC) | — | 5 V (4.75 V to 5.25 V) |
| I/O Pins | — | 16 (bidirectional) |
| Total Inputs (max) | — | 24 |
| Output Macrocells | — | 16 |
| Clock Inputs | — | 1 (global) |
| Process Technology | — | CMOS |
| মাউন্টিং টাইপ | — | Through-Hole (DIP) |